Курс лекций по информатике Микропроцессор

Художественная культура и искусство
Литература и искусство эпохи
Возрождения
(Ренессанса)
Курс лекций по истории искусства
Тибетский буддизм
Традиционная культура Японии
Культура Африки
Культура Византии.
Основные произведения раннего
христианства
Искусство средних веков
Начало Возрождения в Италии
История русской культуры
Древнерусская (российская) культура
Культура Киевской Руси
Особенность зодчества Киевской Руси
Культура Московского государства
Эпоха правления первых Романовых
Эпоха реформ Петра
Теория машин и механизмов
Физика решение задач
Основные законы динамики
Математический анализ
Электротехника и электроника
Соединение фаз звездой
Соединение фаз треугольником
Активная мощность трехфазной системы
Асинхронный электродвигатель
Расчеты электрических цепей
Дифференциальная форма закона Ома
Резонанс напряжений
Сопротивления в цепи переменного тока
Мощность цепи переменного тока
Однофазные выпрямители
Расчет выпрямителя
Короткое замыкание в R-L цепи
Начертательная геометрия
Аксонометрические проекции
Примеры позиционных и метрических задач
Геометрические основы теории теней
Примеры выполнения заданий
контрольной работы
Лекции и задачи по физике
Молекулярная физика и термодинамика
Атомная физика
Решение задач по ядерной физике
Примеры решения задач
Компьютерная  безопасность
Атаки на уровне сетевого
программного обеспечения
Безопасность компьютерной сети
Шифрование в каналах связи
Информационные системы
Технологии программирования
Мультимедийные технологии
Технологии баз данных
Нетрадиционная виды получения
электрической энергии
 

Блок последовательного интерфейса и прерываний (ПИП)

В состав блока ПИП входят:

·                буфер ПИП, обеспечивающий побайтовый обмен информацией между внутренней магистралью данных и шиной ПИП;

·                логика управления ПИП, предназначенная для выработки сигналов управления, обеспечивающих режимы работы последовательного интерфейса и организации прерывания программ;

·                регистр управления (SCON), предназначенный для приема и хранения кода восьмибитового слова, управляющего последовательным интерфейсом;

·                буфер передатчика, предназначен для приема с шины ПИП параллельной информации и выдачи её в виде последовательного потока символов на передатчик последовательного порта;

·                буфер приёмника, предназначен для приема данных в виде последовательного потока символов с последовательного порта, преобразования их в параллельный вид, хранения и выдачи в параллельном виде на внутреннюю шину ПИП;

·                регистр разрешения прерываний (IE), предназначенный для разрешения или запрещения прерываний от соответствующих источников.

Последовательный интерфейс МК-51 может работать в следующих режимах:

            режим 0. Информация передается и принимается через вход приемника RxD. Через выход передатчика TxD выдаются импульсы синхронизации. Формат посылки-8 бит. Частота приема и передачи – fкв /12, где fкв – тактовая частота ОЭВМ,

·         режим 1. Информация передается через выход передатчика TxD, а принимается через вход приёмника RxD. Формат посылки – 10 бит. Частота приема/передачи задается таймером Т/С1.

·         режим 2. Информация передается через выход передатчика TxD, а принимается через вход приемника RxD. Формат посылки – 11 бит. Частота приема/передачи задается программно и может быть равна fкв /32 или fкв /64.

·         режим 3. Идентичен режиму 2 за исключением частоты приема/передачи, которая задается Т/С1.

Система прерывания имеет 5 источников прерывания (в скобках указывается адрес ПК, куда передается управление, когда возникает прерывание, т.е. адрес подпрограммы обслуживания):

·                Внешнее прерывание с входа INT0 (0003H),

·                Встроенный таймер-счетчик 0 (000BH),

·                Внешнее прерывание с входа INT1 (00013H),

·                Встроенный таймер-счетчик 1 (0001BH),

·                Прерывание от последовательного порта (00023H).

Управление системой прерывания осуществляется с помощью регистров IE (адрес A8H) и IP (адрес B8H). В табл. 2.3 указаны значения этих битов управления. Регистр IE управляет разрешением прерывания от какого-либо источника, а IP – приоритетом прерывания при одновременном приходе запросов от нескольких источников. Различают 5 уровней приоритета от самого высшего (он указан первым в предыдущем списке источников), до самого низшего (самая последняя строка в списке). Кроме этих уровней регистр IP устанавливает высокий или низкий приоритет внутри каждого уровня в указанном списке. Дело в том, что текущее прерывание может быть прервано только запросом от источника, приоритет которого выше по списку и установлен битом в регистре IP в высокий уровень. При других условиях запрос игнорируется.

 Таблица 2.3

 Регистр IE = A8H

EA

-------

-------

ES

ET1

EX1

ET0

EX0

 

Бит

Наименование

Назначение бита

Доступ к биту

0

EX0

Бит  разрешения/ запрещения прерывания 0. Устанавливается программно для разрешения прерывания по входу INT0

Программно

1

ET0

Бит  разрешения/ запрещения прерывания от таймера/счетчика. Устанавливается программно для разрешения прерывания от таймера/счетчика 0.

Программно

2

EX1

Бит  разрешения/ запрещения прерывания 1. Устанавливается программно для разрешения прерывания по входу INT1

Программно

3

ET1

Бит  разрешения/ запрещения прерывания от таймера/счетчика. Устанавливается программно для разрешения прерывания от таймера/счетчика 1.

Программно

4

ES

Бит  разрешения/ запрещения прерывания от последовательного порта. Устанавливается программно для разрешения прерывания по флагам TI, RI.

Программно

7

EA

Флаг разрешения/запрещения всех прерываний. При установке разрешает те прерывания, флаги которых в данном регистре установлены, при сбросе запрещает сразу все прерывания

Программно

Регистр IP = B8H

------

-------

-------

PS

PT1

PX1

PT0

PX0

 

Бит

Наименование

Назначение бита

Доступ к биту

0

PX0

Бит  приоритета прерывания 0. Устанавливается/сбрасывается программно для определения уровня приоритета ( высокий/низкий) по входу INT0

Программно

1

PT0

Бит  приоритета прерывания от таймера/счетчика 0 . Устанавливается/сбрасывается программно для определения уровня приоритета (высокий/низкий) прерывания от таймера/счетчика 0.

Программно

2

PX1

Бит  приоритета прерывания 1. Устанавливается/сбрасывается программно для определения уровня приоритета ( высокий/низкий) по входу INT1

Программно

3

PT1

Бит  приоритета прерывания от таймера/счетчика 1. Устанавливается/сбрасывается программно для определения уровня приоритета (высокий/низкий) прерывания от таймера/счетчика 1.

Программно

4

PS

Бит  приоритета прерывания от последовательного порта. Устанавливается/сбрасывается программно для определения уровня приоритета (высокий/низкий) прерывания

Программно

Регистр состояния (PSW)

Регистр состояния программы (PSW) предназначен для хранения информации о состоянии АЛУ при выполнении программы. Обозначение разрядов регистра и их назначение приведены в таблицах 2.4 и 2.5.


Таблица 2.4

Таблица 2.5

На главную